|
|
|
论文编号:WLX074 字数:11657,页数:30摘 要 本设计主要以Altera公司的maxⅡ系列的EPM570T100C CPLD为主要芯片，用一块CPLD芯片加上外围一些电路就可以完成保护信号检测、处理和输出经过处理后的信号。本设计主要实现的电路功能是：16路保护信号的输入，低电平有效；当电路检测到某一路率先动作，则输出一个低电平保护信号，同时用LED显示是哪路起保护。当一路起保护时，其它线路的保护信号必须被屏蔽起来，直到被保护的信号不被保护，屏蔽才能被解除。软件的开发与系统功能仿真平台为Quartus II 8.1。 关键词：检测 CPLD 硬件描述语言Abstract The design mainly select Altera's maxⅡ series EPM570T100C CPLD as the main chip, using a CPLD chip and the external circuit to complete the protection signal detection、dealing with、exporting the processed signal. The implemented functions of the circuit are: 16 protected signal input, LOW is considered active; When the circuit detects the first movement in one road, then output a low protection signal, and which way to use LED display is protective and LED display which road being protective. When one road protecting, the other roads must be shielded, until the signal is not protected, shield can be lifted. The platform of Software development and system functionality is the Quartus 8.1.Keyword：detection，CPLD，Hardware Description Language目 录中文摘要 i英文摘要 ii目录 iii第一章 绪论 11.1 设计背景 21.2 设计目标 21.3 论文热莞攀 2第二章 硬件电路设计 32.1 复杂可编程逻辑器件CPLD简介 32.1.1 复杂可编程逻辑器件的发展历程 32.1.2 CPLD的结构与原理 52.1.3 CPLD与FPGA的区别 62.2 CPLD外围电路设计 72.2.1 Protel简介 82.2.2 电源电路 92.2.3 JTAG下载接口电路 102.2.4 I/O电路 122.2.5 晶体振荡电路 14第三章 系统软件设计 153.1 Quartus II软件应用概述 153.2 Verilog HDL概述 163.3 Verilog HDL程序设计 163.4 时序仿真及引脚分配 22第四章 结论 25致谢 26参考文献 27 |
|
发表于 16:21